基于EDA技术的频率计系统设计.doc

  • 需要金币2000 个金币
  • 资料目录论文助手 > 高校设计 > 单片机论文 >
  • 转换比率:金钱 X 10=金币数量, 例100元=1000金币
  • 论文格式:Word格式(*.doc)
  • 更新时间:2021-03-30
  • 论文字数:17153
  • 课题出处:(paiguoguo)提供原创资料
  • 资料包括:完整论文

支付并下载

摘要:伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域。基于EDA技术的频率计设计是一种基本的测量仪器,在航天、电子、测控等领域有着重要的应用。  

本文进行了频率计的设计和开发。文章首先综述了EDA技术的发展概况,FPGA/CPLD开发的涵义、优缺点,VHDL语言的历史及其优点,概述了EDA软件平台QUARTUSⅡ;然后介绍了频率测量的一般原理,利用等精度测量原理,通过FPGA运用VHDL编程,利用FPGA(现场可编程门阵列)芯片设计了一个4位显示的数字式等精度频率计,该频率计的测量范围为0至1MHz。利用QUARTUS Ⅱ集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。

关键字:EDA技术 数字频率计 VHDL语言 FPGA

 

目录

摘要

ABSTRACT

1 绪论-1

1.1课题的背景及意义-1

1.2频率计的发展进程及最新技术-1

1.3课题研究内容-2

2 数字频率计设计的总体方案-3

2.1数字测频原理-3

2.2直接测频法-3

2.3等精度测频法-4

2.4系统总体方案-5

2.4.1等精度实现测频设计-5

2.4.2系统设计总体方案-5

2.5等精度测频法优缺点-6

2.6系统误差分析-6

3 EDA技术开发环境简介-7

3.1 FPGA器件介绍-7

3.2 Quartus II开发环境介绍-7

3.2.1 Quartus II设计-7

3.2.2 Quartus II 编译-8

3.2.3 Quartus II仿真-8

3.2.4 Quartus II编程下载-8

3.3硬件描述语言(VHDL)-9

4程序设计及硬件分配-10

4.1系统信号说明及分析-10

4.2功能模块设计和仿真-11

4.2.1分频模块-11

4.2.4被测频率计数模块-14

4.2.5基准频率计数模块-15

4.2.6锁存模块-16

4.2.7运算模块-18

4.2.8转换模块-19

4.2.9译码显示模块-19

4.3系统电路整体结构-20

4.4管脚分配及下载-21

4.4.1实验箱硬件-21

4.4.2 管脚分配-23

5系统测试及分析-24

5.1 Quartus II仿真-24

5.2实验测试结果-27

5.3实验数据分析-30

6 结论-32

参考文献-34

致谢-35

附录-36

附录1:源程序-36

附录2:部分测试结果图片-48


支付并下载

提示:本站支持手机(IOS,Android)下载论文,如果手机下载不知道存哪或打不开,可以用电脑下载,不会重复扣费