基于FPGA的UART收发器设计.doc

摘要:通用异步收发器（Universal Asynchronous Receiver Transmitter，UART）是一种串行通信接口，被广泛应用于计算机和外部设备的连接上。传统UART芯片的数据传输速度较慢，不能满足高速率的需求且不具有可移植性，因此迫切需要一种有效可靠的低成本数据交换方案。

本毕业设计依据UART和FPGA技术的特点，实现了基于FPGA的UART收发器设计。在保证数据正常交换的同时，不仅简化了硬件电路，而且极大的降低了成本、提高了系统的可靠性。本课题采用自顶向下的设计方法，在Vivado软件的环境下，利用Verilog HDL硬件描述语言对UART接口进行设计和仿真。通过系统功能划分，本系统实现了波特率发生器模块，发送模块和接收模块。最后利用BASYS3开发板进行板级验证，实现PC机和FPGA器件的通信。

关键词：FPGA；通信串口；Verilog HDL；有限状态机

目录

摘要

Abstract

第一章  绪论-1

1.1引言-1

1.2课题研究现状及意义-1

第二章  FPGA结构及硬件描述语言-2

2.1FPGA的基本结构-2

2.1.1可配置逻辑模块CLB-2

2.1.2可编程输入/输出单元-2

2.1.3内部连线-2

2.1.4其他功能模块-2

2.2FPGA设计流程及方法-2

2.3硬件描述语言-3

2.3.1Verilog HDL-4

2.3.2VHDL-4

第三章  UART通信协议及RS232接口-5

3.1通信-5

3.1.1串行通信与并行通信-5

3.1.2串行通信种类-5

3.2异步串行通信协议-5

3.3RS232接口标准-6

3.3.1RS232信号线-6

3.3.2RS232接口特性-6

第四章  UART的设计与实现-7

4.1UART实现原理-7

4.1.1UART主要构成模块-7

4.1.2UART工作过程-8

4.1.3数据帧格式-8

4.2各功能模块的实现-9

4.2.1波特率发生模块-10

4.2.2发送模块-10

4.2.3接收模块-12

第五章  模块仿真及下载验证-14

5.1模块原理图和仿真-14

5.1.1波特率发生器模块-14

5.1.2发送模块-15

5.1.3接收模块-16

5.2下载验证-17

结束语-19

致  谢-20

参考文献-21

附录A 顶层模块程序-22

附录B 波特率发生器模块程序-24

附录C 发送模块程序-25

附录D 接收模块程序-28

附录E 测试模块模块-31