基于FPGA的DDR控制器设计.doc

  • 需要金币1000 个金币
  • 资料目录论文助手 > 高校设计 > 工业设计 >
  • 转换比率:金钱 X 10=金币数量, 例100元=1000金币
  • 论文格式:Word格式(*.doc)
  • 更新时间:2018-07-26
  • 论文字数:8806
  • 课题出处:(小山神)提供原创资料
  • 资料包括:完整论文

支付并下载

摘要:存储器是计算机和电子通信领域的设备中十分重要的组成部分,对系统的运行有十分关键的作用。现如今市面上许多的存储产品为了满足多功能、高性能、低功耗的要求,在存取速度和容量方面都有了很大的进步。DDR2 SDRAM因为其拥有读写速度快、容量大、稳定性高等特性而被电子通信领域广泛应用。DDR2 SDRAM与其他同步动态随机存储器相比其性价比最高。由于在操作过程中涉及众多的参数,操作的模式也相对复杂,所以对DDR2 SDRAM的操作也会比较繁琐。本文设计了一个DDR2 SDRAM控制器。

本文先分析了DDR2 SDRAM的基本概念和工作原理,在掌握了其工作原理的基础上,通过自顶向下的设计方法,实现了DDR2 SDRAM控制器的基本功能。将整个控制器设计划分为初始化模块、读写控制模块、命令产生模块和刷新模块。初始化模块是设定存储器运行中所涉及的众多参数。通过设置模式寄存器的值为读/写操作做必要的准备;读写控制模块是实现控制器的读写操作;命令产生模块是将系统中非复用的地址ADDR转换成为SDRAM复用时所需要的地址,并将其分时送给SA/BA;刷新模块进行周期性刷新用来保持数据不丢失。

 

关键字:DDR SDRAM;控制器;FPGA

 

目录

摘要

Abstract

1绪论-1

1.1课题的研究背景及意义-1

1.2 DDR SDRAM的发展现状-1

1.3课题的研究内容-2

2 DDR SDRAM技术介绍-3

2.1 DDR SDRAM的主要功能-3

2.2 DDR SDRAM的分类-3

2.3 DDR2 SDRAM的原理框图-4

2.4 DDR SDRAM芯片的电路图-4

2.5 DDR SDRAM的工作原理-5

2.5.1 初始化-5

2.5.2 DDR SDRAM指令-5

2.5.3读操作时序-6

2.5.4 写操作时序-7

3 FPGA和Quartus II的基本介绍-8

3.1 FPGA简介-8

3.1.1 FPGA基本结构-8

3.1.2 FPGA的基本特点-8

3.2 Quartus II的设计流程-8

4 DDR控制器设计-11

4.1 顶层文件设计-11

4.2初始化模块设计-11

4.3外部刷新模块设计-12

4.4控制接口模块设计-13

4.5 命令产生模块设计-13

5 控制器功能仿真-14

5.1 DDR控制器对SDRAM的写仿真波形-14

5.2 DDR控制器对SDRAM的读仿真波形-14

5. 3 串口调试助手数据显示-15

结    论-16

参考文献-17

附录A DDR 控制器程序代码-18

致    谢-21


支付并下载

提示:本站支持手机(IOS,Android)下载论文,如果手机下载不知道存哪或打不开,可以用电脑下载,不会重复扣费